Alternance – Ingénieur Développement Cao (h/f)

Chez ST, nous sommes plus de 50 000 créateurs et fabricants de technologies microélectroniques. Nous maîtrisons toute la chaîne d’approvisionnement des semiconducteurs avec nos sites de production de pointe. En tant que fabricant de composants intégré, nous collaborons avec plus de 200 000 clients et des milliers de partenaires. Avec eux, nous concevons et créons des produits, des solutions et des écosystèmes qui répondent à leurs défis et opportunités, et à la nécessité de contribuer à un monde plus durable. Nos technologies permettent une mobilité plus intelligente, une gestion plus efficace de l’énergie et de la puissance, et un déploiement à grande échelle de l’Internet des objets (IoT) et de la connectivité. Nous sommes engagés pour atteindre notre objectif de devenir neutre en carbone sur les scopes 1 et 2, et une partie du scope 3, d’ici 2027.

NOTRE FUTURE COLLABORATION

Au sein de l'organisation de R&D, Technology Enablement & Reliability (TE&R), l’équipe Design Foundation (DFUND) contribue au développement et au déploiement de systèmes d'information indispensables au design et à la validation automatique de solutions de conception. Les Process Design Kit (PDK) ainsi créés sont des plateformes de Conception Assistée par Ordinateur (CAO) qui permettent aux designers de dessiner, de simuler et de vérifier le bon fonctionnement des circuits intégrés (CI) pour une technologie donnée.

Le « dummy fill » ou le remplissage factice est un procédé CAO qui consiste à placer dans les espaces vides d’un CI des structures inertes (généralement des rectangles) uniquement à des fins de fabrication. Le procédé aide ainsi à compenser les effets de densité du design et à assurer la planéité du chip réalisé en salle blanche.

Conçu au sein de l’équipe DFUND et amélioré constamment, l'outil informatique basé sur ce procédé également appelé « tiling » en anglais, doit répondre à un design des chips de plus en plus complexe. Rattaché.e à un expert technique, votre principale mission consistera à s’approprier l'outil « tilling » dans le but d'apporter votre expertise et inventivité au niveau du développement des structures de tests indispensables pour assurer sa QA (quality assurance).

A l’issue de cette expérience, vous aurez acquis une vision valorisante du flux de vérification des CI et des moyens utilisés, tout en bénéficiant d’une position privilégiée située à l’interface des mondes de la conception et de la fabrication.

VOTRE PROFIL

• Étudiant·e en Master/école d’ingénieurs en électronique/microélectronique

• Fiable, rigoureux.euse et autonome

• Organisé.e, capable de travailler en équipe avec des profils techniques variés

• Connaissance des outils CAO (Calibre, Cadence-Virtuoso) & OS Linux

• Ecriture scripts (eg: langages TCL, Python )

• Qualités rédactionnelles

• Anglais technique requis