Stagiaire R&D - FPGA & systèmes temps réel
TU Dresden · Allemagne
Conception VHDL de modules de logique embarquée pour le traitement de flux de données ; implémentation sur FPGA Artix-7 (Basys 3). Débogage, validation matérielle, analyse de contraintes temporelles et rédaction de documentation technique en anglais.