Stage de fin d’études – Modélisation et validation d’un Secure Element
Secure-IC / Cadence · France
Développement de modèles SystemC/TLM-2.0 à partir de descriptions RTL, avec intégration d’interfaces AMBA. Mise en place d’une co-simulation RTL/SystemC pour la vérification fonctionnelle. Analyse et caractérisation d’architectures de moteurs cryptographiques selon les métriques Performance, Power, Area (PPA). Travail en environnement EDA industriel et contribution à une étude ayant abouti à une publication scientifique.